Pokračování z „Vše o pokročilé technologii balení Intel (část I)“ 

Dále se podělím o obsah na ose škálovatelnosti (Z), kterou představuje osa Z na obrázku 1. Technologie Co-EMIB se nachází v tomto kvadrantu. Technologie Co-EMIB kombinuje 2D a 3D technologie pomocí kombinace EMIB a Foveros k dosažení škálovatelnosti. S Co-EMIB můžeme umístit více než 40 žetonů do jednoho balíčku.

Architektura Co-EMIB je založena na spojení s vysokou hustotou mezi doprovodnými čipy a naskládanými čipy, což umožňuje širší rozsah vzájemného propojení. Obrázek níže ukazuje, že HBM lze umístit společně s Foveros nebo mohou existovat různé doprovodné čipy.

To je pro nás velmi užitečné, protože to může snížit počet TSV na spodním čipu, což nám poskytuje možnost přímo napájet horní čip. Jedná se o další optimalizaci, která umožňuje komplexní přizpůsobení pro zákazníky prostřednictvím přidání technologie ODI. Výše je plán výzkumu a vývoje a také nejnovější výsledky výzkumu v oblasti pokročilých obalů sdílené společností Intel.

Moc děkuji za úžasné sdílení od akademičky Johanny Swanové. Osobně se cítím velmi přínosný a věřím, že čtenáři budou mít podobnou zkušenost. Díky sdílení technologií od Intelu jsem hlouběji porozuměl technologiím jako EMIB, Foveros, Chiplet, Co-EMIB a ODI a dále jsem se dozvěděl o technologiích Hybrid Bonding a Self-Assembly. Dále bych se rád zeptal akademika Swana na některá ožehavá témata.

Chiplety, které také označujeme jako dlaždice, jsou důležité pro propojení obalů, protože nám umožňují získat malé nezávislé IP. Jakmile budeme mít nezávislé IP adresy, můžeme je zamíchat do mnoha produktů s velmi vysokou znovupoužitelností. Můžeme hluboce přizpůsobit produkty integrované do obalů podle našich potřeb. Věřím, že přizpůsobení je skutečným důvodem pro dosažení další fáze heterogenní integrace. Proto získávání IP z různých procesních uzlů a jejich heterogenní integrace do různých procesů nebo uzlů může zákazníkům umožnit hluboké přizpůsobení.

V současné době je ve vývoji metoda spojování z wafer na wafer (WoW). Jak se Intel umisťuje v této metodě spojování?

Technologie spojování Wafer-to-wafer (WoW) je skutečně ve vývoji. Při zvažování vzájemného propojení produktů existují v současnosti dvě metody: technologie spojování wafer-to-wafer (WoW) a chip-to-wafer (CoW). Věřím, že technologie spojování wafer-to-wafer (WoW) i čip-to-wafer (CoW) jsou důležité v závislosti na vašem produktu. Například pro stohování paměti můžeme dnes vidět hráče v oboru, kteří používají spojování mezi destičkami. Průmysl také pracuje na spojování čip-to-wafer, což představuje některé jedinečné výzvy odlišné od spojování destiček-wafer, ale oba jsou důležité. Kromě toho lze technologii Hybrid Bonding aplikovat na technologie spojování wafer-to-wafer (WoW) i čip-to-wafer (CoW).

Kde jsou v současnosti 2.5D a 3D integrační technologie? Trh v současnosti představuje kombinaci 2.5D a 3D balení. Jak se na tento trend dívá Intel?

2.5D a 3D integrační technologie se rychle vyvíjejí a věřím, že tento trend bude pokračovat. Kromě toho jsou klíčové příležitosti a výhody diferenciace, které produkty přináší tento trend. Intel Co-EMIB je technologie podobná kombinaci 2.5D a 3D, která umožňuje produkty jako Ponte Vecchio od Intelu. V konečném důsledku je naší příležitostí poskytnout nejvíce jednotek na krychlový milimetr a dosáhnout největší funkčnosti na krychlový milimetr. Pokročilé obaly se budou nadále miniaturizovat a zmenšovat, abychom mohli dosáhnout maximální funkčnosti na kubický milimetr.

V Číně je také mnoho společností zabývajících se balením a testováním polovodičů a jejich podíl na trhu se postupně rozšiřuje. Úroveň technologického pokroku však v současnosti nedosahuje úrovně Intelu a Samsungu. Co je důvodem vedoucí pozice Intelu v obalové a testovací technologii? Jak lze podle vás zlepšit výzkum a vývoj čínských obalových a testovacích technologií?

Obecně je klíčem k rozpoznání rozlišovacího faktoru v balení zákazník. Vždy jsme se snažili sloužit našim zákazníkům a poskytovat jim jedinečná řešení, což také pohánělo pokročilé obalové technologie, na které se zaměřujeme. Věřím tedy, že příležitost spočívá v tom, že jak pokračujeme v poskytování služeb našim zákazníkům, vyvíjejí se i jejich potřeby produktů, což je skutečný důvod, proč je potřeba transformovat obaly. Věřím, že odpovědí na tuto otázku je, že technologie přijde a tyto technologické pokroky se objeví s tím, jak se budou vyvíjet diferencované potřeby našich zákazníků. Využití této příležitosti proto bude přínosem pro zlepšení výzkumu a vývoje obalových a testovacích technologií.

V minulosti byly společnosti vyrábějící polovodiče a obaly polovodičů oddělené. Nyní se mnoho závodů na výrobu čipů snaží vyvinout technologie balení a testování polovodičů. Proto bych rád znal vaše předpovědi pro budoucí trendy výroby polovodičů a testování obalů polovodičů. Sloučí se nebo se vyvinou do koexistujícího režimu?

To je velmi dobrá otázka! To je přesně to, co dělá pokročilé balení vzrušujícím. Protože když mluvíme o 10mikronovém hybridním spojení, vidíme, že se tyto dva světy prolínají. Začal jsem studovat vlastnosti kovových vrstev, které používáme, které mají velikost prvků pod 10 mikronů, například 4 mikrony. Velikosti prvků pro kovová propojení na plátku a velikosti prvků, které vytváříme, když dáváme tyto čipy dohromady jako součást balení, jsou docela konzistentní. Výroba čipů a testování obalů se tedy slučují, protože velikosti procesů jsou podobné, což se stalo velmi důležitým a zajímavým místem pro inovace. Tradiční továrny na oplatky využívají technologie balení a testování a vytvářejí zcela novou oblast pokročilého balení. Věřím, že výroba polovodičů a testování obalů se postupně spojí.

Jakou roli hraje ve strategii IDM 2.0 pokročilé balení? Budou pokročilé obalové technologie Intelu plně otevřeny budoucím slévárenským podnikům? Jaké jsou plány Intelu pro pokročilé balení po IDM 2.0?

Domnívám se, že první částí otázky týkající se role pokročilého balení v IDM 2.0 je, že bude hrát velmi důležitou roli, protože je zásadním rozlišovacím faktorem. Budeme mít mnoho zákazníků s různými požadavky a pokročilé balení nám pomůže přizpůsobit se těmto požadavkům, což z něj činí velmi kritický aspekt. Můžeme si být jisti, že zákazníci sléváren Intel budou moci využívat naše špičkové technologie. Nabídneme pokročilé obalové technologie, které již byly vyvinuty, včetně 2D, 2.5D a 3D, a poskytneme tyto technologie našim zákazníkům sléváren, abychom splnili jejich jedinečné potřeby. Získání těchto technologií je pro zákazníky velmi důležité pro splnění jejich specifických požadavků na produkty a tyto technologie lze také rozšířit tak, aby splňovaly požadavky vyšší úrovně.

Na současném trhu s rozvětvenými obaly existují dvě technické cesty, a to FOWLP a FOPLP. Všichni víme, že Samsung vyvíjí FOPLP. Zajímalo by mě, jestli má Intel nějaké plány s cestou FOPLP?

Chci říct, že je to proto, že kvantita pohání poptávku. Vaše otázka zní, zda existuje balení na úrovni waferu a balení na úrovni panelu a zda Intel plánuje přejít k balení na úrovni panelu. Společnost Intel se aktivně podílí na plánu balení Fan-Out již řadu let a budeme nadále vyhodnocovat, zda nás poptávka přiměje uvažovat o balení typu FOPLP. Intel na to v současnosti má a záleží především na tom, zda podmínky na trhu chtějí, abychom přešli od waferů k panelům. To je otázka, na kterou musíme odpovědět, a věřím, že takové otázky se budou objevovat i nadále. Budeme pokračovat v aktivním výzkumu a vývoji v této oblasti a je důležité prosazovat vylepšení velikosti prvků v jakémkoli typu obalové technologie, ať už se jedná o destičky nebo panely; Věřím, že za nás rozhodne trh.

Mooresův zákon postupně mizí a technologie balení SiP je navržena jako nový průlom v oblasti balení polovodičů. CPU a FPGA v serverech také vyžadují high-end SiP. Jak se Intel dívá na technologii balení SiP? Postaví se Intel v této oblasti? Kromě toho, lze technologie Intel EMIB, CO-EMIB a Foveros považovat za obalové technologie na systémové úrovni?

Věřím, že integrace system-in-package (SiP) bude určitě pokračovat. Technologie SiP zahrnuje architektury 2D, 2.5D a 3D. Někdy si lidé myslí, že balení na úrovni systému je součástí 3D heterogenní integrace, ale ve skutečnosti to není jen tak. Balení na úrovni systému zdůrazňuje efektivitu systému. Technologie EMIB, CO-EMIB a Foveros přispívají k vytvoření součásti balení na systémové úrovni. Balení na úrovni systému klade důraz na implementaci systému v rámci balíčku. Když vytváříme moduly Curie, implementujeme systém v rámci balíčku. Integrace systému v balíčku může zahrnovat mnoho různých věcí a doplňovat funkčnost systému. Je zřejmé, že 2D, 2.5D a 3D jsou všechny potenciální implementační metody pro balení na úrovni systému.

Pokud jde o uspořádání pokročilých obalů, slévárny oplatek, IDM, společnosti zabývající se výrobou fables, prodejci nástrojů EDA atd., všichni se přidali. Budou mezi těmito různými typy společností významné rozdíly v chápání „pokročilého balení“? Existuje jasná hranice mezi pokročilým balením a tradičním balením?

Od tradičního balení k pokročilému balení, je to kontinuum nebo existuje jasná hranice? Domnívám se, že termín „pokročilé balení“ znamená, že jde o kontinuitu technologického pokroku. Nejsem si jistý, zda existuje jasný rozdíl mezi pokročilým balením a tradičním balením. Důvod, proč existuje termín pokročilé balení, je ten, že potřebujeme skládat čipy a propojovat je, což je nový požadavek pro nástroje EDA, spíše než tradiční umístění čipů na organické obaly, což je to, co tradiční nástroje EDA potřebují zvládnout. Nyní máme další vrstvy, další 3D rozměr a na tomto základě musíme optimalizovat. Potýkáme se s tím, že jak se pokročilé balení neustále vyvíjí, naše nástroje EDA se stanou složitějšími a vyžadují, aby celý ekosystém vše spojil a optimalizoval a přinesl nám lepší výkon.

Ve své nové knize „Mikrosystémy založené na technologii SiP“ navrhuji nový koncept: Zákon o hustotě funkcí, který hodnotí vývoj elektronických systémů na základě počtu funkčních jednotek (Function UNIT) na jednotku objemu. Posouvá úsudkový standard z Moorova zákona o waferové rovině do prostoru elektronických systémů, přičemž hodnotí stupeň integrace elektronických systémů z trojrozměrné perspektivy. Jak se na to díváte?

Pokud se ptáte na koncept měření úrovně integrace elektronických systémů z 3D perspektivy, myslím, že je to velmi dobrý způsob, jak kvantifikovat vámi poskytnutý koncept. Věřím, že naše příležitost spočívá v poskytování více funkcí na krychlový milimetr inženýrům a novým technologiím. Takže váš navrhovaný koncept se mi opravdu líbí. Víme, že existuje trojrozměrný prostor, a můžeme začít více zkoumat trojrozměrný prostor. Myslím, že toto je způsob myšlení a opravdu oceňuji tento způsob myšlení.

Hlavní funkce tradičního balení jsou ochrana čipů, rozšíření vodního kamene a elektrické připojení. Kromě toho pokročilé balení přidává několik funkcí a vlastností. Chápu to tak, že zvýšení hustoty funkcí, zkrácení délky propojení a restrukturalizace systému vedení jsou tři důležité nové vlastnosti pokročilého balení. Jak se na to díváte?

Rozumím bodům, které jste zmínil, a zajímá mě, co znamená pojem „restrukturalizace systému“. V této éře heterogenity, kdy přijímáme různé procesní toky a rekombinujeme čipy, se restrukturalizace systému týká toho, jak rekombinovat čipy, aby se minimalizovala plošná režie, spotřeba energie a dosáhlo se dobrého tepelného výkonu. Proto chápu, že restrukturalizace systému znamená, jak rekombinovat čipy a získat optimální výkon, minimální plošnou režii a nízkou spotřebu energie. Prostřednictvím restrukturalizace systému můžeme lépe rekombinovat čipy z různých procesních uzlů, minimalizovat potřebnou režii a dosáhnout větší funkčnosti na krychlový milimetr.

Když mluvíme o heterogenním počítání, máme na mysli diferenciaci CPU, GPU, FPGA a dalších architektur, nebo máme na mysli použití heterogenní integrace k vytvoření pokročilého balení?

Nejsem si jistý, jestli dokážu jasně rozlišit. Právě proto, že kombinujeme tyto různé procesní uzly, abychom řídili tuto nepřetržitou jednotu, nazýváme to balení. Proto jsou spolu a ve skutečnosti jsme je neoddělili. Abychom toho dosáhli, všechny tyto různé optimalizace procesů a spolupráce pohánějí naše pokročilé balení a vytvářejí tuto heterogenní integraci.

Má technologie Intel Hybrid Bonding a další pokročilé technologie integrovaného balení v současnosti omezení? Jak se budou v budoucnu řešit?

Existují různé způsoby, jak provádět hybridní lepení, včetně wafer-to-wafer WoW a čip-to-wafer CoW. Celkově průmysl stále pracuje na zlepšení vyspělosti technologie pro hromadnou výrobu. Aby bylo možné dosáhnout masové výroby, je třeba vynaložit úsilí v průmyslu, aby hybridní lepení čip-to-wafer dosáhlo. Toto je fáze, ve které se naše odvětví nachází. Dalším klíčovým aspektem je čistota. Hybrid Bonding je bezesporu fyzikální technologie a během procesu lepení je třeba udržovat vysokou čistotu. Děláme to při pokojové teplotě, což je výhoda Hybrid Bondingu. Musí se však udržovat velmi, velmi čisté, což se liší od čistoty vyžadované v tradičním balení. Při přijímání těchto pokročilých obalových technologií je třeba věnovat pozornost otázkám čistoty.

Věříte, že se v budoucnu objeví nové obalové situace?

Myslím, že to bude extrémně heterogenní integrace. Věřím, že pokročilé technologie balení budou i nadále minimalizovat velikosti prvků. Jak jsem již dříve popsal, spojování malých nezávislých IP ve formě čipů je směr pokročilého vývoje obalů. Extrémní heterogenní integrace je budoucím trendem pokročilých obalových technologií.

Závěrem lze říci,

Prostřednictvím hloubkové komunikace a výměny informací s akademičkou Intel Johannou Swanovou můžeme vyvodit následující závěry:

V budoucnosti pokročilého balení se hustota propojení zvýší, rozteč mezi výstupky pro propojovací rozhraní se zmenší pod 10 um a počet výstupků na čtvereční milimetr překročí 10,000 XNUMX.

Technologie Hybrid Bonding je široce používána v pokročilých obalech s vysokou hustotou. V Hybrid Bonding nejsou žádné výčnělky a kromě kovového spojení se křemíková těla spojují dohromady. Mezi silikonovými čipy nejsou žádné mezery a není potřeba výplňové lepidlo. Má také lepší odvod tepla, protože samotný křemík je dobrým tepelným vodičem. Technologie Intel Hybrid Bonding a technologie TSMC-SoIC jsou navíc nápadně podobné.

Z technologického plánu Intelu můžeme vidět, že pokročilé balení se bude pohybovat nejen směrem k vyšší hustotě, ale také se zaměří na flexibilitu integrace. Co-EMIB a ODI ztělesňují tuto charakteristiku.

Od SoC po SiP a poté až po čiplety se elektronická integrace stále více zaměřuje na vysokou účinnost, nízkou míru defektů a vysokou znovupoužitelnost.

Snaha Intelu o maximalizaci funkčnosti na krychlový milimetr je v souladu s konceptem popsaným jako zákon o hustotě funkcí v mé nové knize, který hodnotí množství funkčnosti na jednotku objemu. Tato podobnost potvrzuje správnost zákona o hustotě funkce.

Výroba integrovaných obvodů a testování obalů se postupně slučují, včetně aspektů výroby a designu, což přináší výzvy a více příležitostí pro spolupráci.

Extrémní heterogenní integrace zůstává směrem a budoucím trendem pokročilého balení.

Nakonec jménem svým i jménem čtenářů vyjadřuji svou vděčnost Intelu a akademikovi Swanovi! Doufám, že v budoucnu budu mít příležitost k další komunikaci a učení.